華秋PCB
高可靠多層板制造商
華秋SMT
高可靠一站式PCBA智造商
華秋商城
自營現(xiàn)貨電子元器件商城
PCB Layout
高多層、高密度產(chǎn)品設(shè)計(jì)
鋼網(wǎng)制造
專注高品質(zhì)鋼網(wǎng)制造
BOM配單
專業(yè)的一站式采購解決方案
華秋DFM
一鍵分析設(shè)計(jì)隱患
華秋認(rèn)證
認(rèn)證檢測無可置疑
首頁>技術(shù)中心>詳情
要解決信號完整性問題,最好有多個工具分析系統(tǒng)性能。如果在信號路徑中有一個A/D轉(zhuǎn)換器,那么當(dāng)評估電路性能時(shí),很容易發(fā)現(xiàn)三個基本問題:所有這三種方法都評估轉(zhuǎn)換過程,以及轉(zhuǎn)換過程與PCB設(shè)計(jì)布線及電路其它部分的交互作用。三個關(guān)注的方面涉及到頻域分析、時(shí)域分析和直流分析技術(shù)的使用。本文將探討如何使用這些工具來確定與電路PCB設(shè)計(jì)布線有關(guān)問題的根源。我們將研究如何決定找什么;到哪里找;如何通過測試檢驗(yàn)問題;以及如何解決發(fā)現(xiàn)的問題等。 電源噪聲 電路應(yīng)用中的常見干擾源來自電源,這種干擾信號通常通過有源器件的電源引腳引入。例如,A/D轉(zhuǎn)換器輸出的時(shí)序圖。A/D轉(zhuǎn)換器的采樣速度是40ksps,進(jìn)行了4096次采樣。 在此例中,儀表放大器、參考電壓源和A/D轉(zhuǎn)換器上沒有加旁路電容。另外,電路的輸入都是以一個低噪聲、2.5V的直流電壓源作為基準(zhǔn)。 對電路的深入研究表明,時(shí)序圖上看到的噪聲源來自于開關(guān)電源。電路中添加了旁路電容和扼流環(huán)。電源上加了一個10mF的電容,并且在盡可能靠近有源元件的電源引腳旁放置了三個0.1mF的電容。在產(chǎn)生的新時(shí)序圖上可以看到,產(chǎn)生了穩(wěn)定的直流輸出,柱狀圖可驗(yàn)證這一點(diǎn)。數(shù)據(jù)顯示,電路的這些更改消除了來自電路信號路徑的噪聲源。 造成干擾的外部時(shí)鐘 其它系統(tǒng)噪聲源可能來自時(shí)鐘源或電路中的數(shù)字開關(guān)。如果這種噪聲與轉(zhuǎn)換過程有關(guān),它不會作為轉(zhuǎn)換過程中的干擾出現(xiàn)。但是,如果這種噪聲與轉(zhuǎn)換過程無關(guān),采用FFT(快速傅立葉變換)分析,可以很容易發(fā)現(xiàn)這種噪聲。 時(shí)鐘信號干擾的示例可參見FFT圖。此圖使用了電路,并添加了旁路電容。在圖4所示的FFT圖中看到的激勵,由電路板上的 19.84MHz時(shí)鐘信號產(chǎn)生。在此例中,PCB設(shè)計(jì)布線時(shí)幾乎沒有考慮走線之間的耦合作用,在FFT圖中可以看到忽略此細(xì)節(jié)的結(jié)果。 這個問題可以通過修改PCB設(shè)計(jì)布線來解決,將高阻抗模擬走線遠(yuǎn)離數(shù)字開關(guān)走線;或者在模擬信號路徑中,在A/D轉(zhuǎn)換器之前加抗混疊濾波器。走線之間的隨機(jī)耦合在某種程度上更難以發(fā)現(xiàn),在這種情況下,時(shí)域分析可能比較有效。 放大器使用不恰當(dāng) 回到電路,在儀表放大器的正相輸入端施加一個1kHz的交流信號。此信號不是壓力傳感的特性,但是可以采用這個示例來說明模擬信號路徑中器件的影響。 FFT圖顯示了施加上述條件后的電路性能。注意基波看起來有失真,許多諧波也有同樣的失真。失真是由于使放大器輕微過激勵引起的。解決此問題的方法是降低放大器增益。 結(jié)語 解決信號完整性問題可能會花費(fèi)很多時(shí)間,尤其是當(dāng)工程師沒有工具來解決棘手的問題時(shí)。在“竅門箱”中有三種最佳的分析工具:頻域分析工具(FFT)、時(shí)域分析工具(示波器照片)和直流分析工具(柱狀圖)。工程師可以用這些工具來識別電源噪聲、外部時(shí)鐘源和過激勵放大器失真。
下一篇:PCB設(shè)計(jì)布線之解決信號完整性問題
自定義數(shù)量數(shù)量需為50的倍數(shù),且大于10㎡
近期更新
查看全部>
新聞中心
掃描二維碼咨詢客戶經(jīng)理
關(guān)注華秋電路官方微信
實(shí)時(shí)查看最新訂單進(jìn)度
聯(lián)系我們:
工作時(shí)間:
要解決信號完整性問題,最好有多個工具分析系統(tǒng)性能。如果在信號路徑中有一個A/D轉(zhuǎn)換器,那么當(dāng)評估電路性能時(shí),很容易發(fā)現(xiàn)三個基本問題:所有這三種方法都評估轉(zhuǎn)換過程,以及轉(zhuǎn)換過程與PCB設(shè)計(jì)布線及電路其它部分的交互作用。三個關(guān)注的方面涉及到頻域分析、時(shí)域分析和直流分析技術(shù)的使用。本文將探討如何使用這些工具來確定與電路PCB設(shè)計(jì)布線有關(guān)問題的根源。我們將研究如何決定找什么;到哪里找;如何通過測試檢驗(yàn)問題;以及如何解決發(fā)現(xiàn)的問題等。
電源噪聲
電路應(yīng)用中的常見干擾源來自電源,這種干擾信號通常通過有源器件的電源引腳引入。例如,A/D轉(zhuǎn)換器輸出的時(shí)序圖。A/D轉(zhuǎn)換器的采樣速度是40ksps,進(jìn)行了4096次采樣。
在此例中,儀表放大器、參考電壓源和A/D轉(zhuǎn)換器上沒有加旁路電容。另外,電路的輸入都是以一個低噪聲、2.5V的直流電壓源作為基準(zhǔn)。
對電路的深入研究表明,時(shí)序圖上看到的噪聲源來自于開關(guān)電源。電路中添加了旁路電容和扼流環(huán)。電源上加了一個10mF的電容,并且在盡可能靠近有源元件的電源引腳旁放置了三個0.1mF的電容。在產(chǎn)生的新時(shí)序圖上可以看到,產(chǎn)生了穩(wěn)定的直流輸出,柱狀圖可驗(yàn)證這一點(diǎn)。數(shù)據(jù)顯示,電路的這些更改消除了來自電路信號路徑的噪聲源。
造成干擾的外部時(shí)鐘
其它系統(tǒng)噪聲源可能來自時(shí)鐘源或電路中的數(shù)字開關(guān)。如果這種噪聲與轉(zhuǎn)換過程有關(guān),它不會作為轉(zhuǎn)換過程中的干擾出現(xiàn)。但是,如果這種噪聲與轉(zhuǎn)換過程無關(guān),采用FFT(快速傅立葉變換)分析,可以很容易發(fā)現(xiàn)這種噪聲。
時(shí)鐘信號干擾的示例可參見FFT圖。此圖使用了電路,并添加了旁路電容。在圖4所示的FFT圖中看到的激勵,由電路板上的 19.84MHz時(shí)鐘信號產(chǎn)生。在此例中,PCB設(shè)計(jì)布線時(shí)幾乎沒有考慮走線之間的耦合作用,在FFT圖中可以看到忽略此細(xì)節(jié)的結(jié)果。
這個問題可以通過修改PCB設(shè)計(jì)布線來解決,將高阻抗模擬走線遠(yuǎn)離數(shù)字開關(guān)走線;或者在模擬信號路徑中,在A/D轉(zhuǎn)換器之前加抗混疊濾波器。走線之間的隨機(jī)耦合在某種程度上更難以發(fā)現(xiàn),在這種情況下,時(shí)域分析可能比較有效。
放大器使用不恰當(dāng)
回到電路,在儀表放大器的正相輸入端施加一個1kHz的交流信號。此信號不是壓力傳感的特性,但是可以采用這個示例來說明模擬信號路徑中器件的影響。
FFT圖顯示了施加上述條件后的電路性能。注意基波看起來有失真,許多諧波也有同樣的失真。失真是由于使放大器輕微過激勵引起的。解決此問題的方法是降低放大器增益。
結(jié)語
解決信號完整性問題可能會花費(fèi)很多時(shí)間,尤其是當(dāng)工程師沒有工具來解決棘手的問題時(shí)。在“竅門箱”中有三種最佳的分析工具:頻域分析工具(FFT)、時(shí)域分析工具(示波器照片)和直流分析工具(柱狀圖)。工程師可以用這些工具來識別電源噪聲、外部時(shí)鐘源和過激勵放大器失真。
下一篇:PCB設(shè)計(jì)布線之解決信號完整性問題