欧美一区二区激情三区_久久tv在线观看_日韩精品在线网站_日韩在线播放网址_亚洲精品一区二区另类图片_国产日韩亚洲欧美

　　Active-HDL是集成VHDL，Verilog，EDIF，System C開發環境。它由設計工具，VHDl&Verilog編譯器，單仿真內核，調試工具，圖形仿真和資源、庫等管理工具，可讓用戶運行仿真，綜合，實現，以及第三方工具。

　　Aldec公司所提供的高階FPGA及ASIC設計和驗證環境—Active-HDL，能夠協助工程人員進行電信、軍事，或者消費性電子等應用的硬體實現。

　　Active-HDL能夠和業界標準相容，如IEEE、ISO、IEC及其它標準等，它為您的設計提供了極廣的覆蓋率及支援。 其它強大的功能和工具，如程式碼覆蓋率分析（Code Coverage Analysis），圖表編輯器，和狀態圖表編輯器，都能協助您以非平行的方式檢視您的設計元素。

　　Active-HDL具備除錯工具，能支援Soft或Hard IP Core元件；其它的特色如圖形化使用介面、程式語法、或混合模式開發都能加快您的設計速度。

點擊下載